JP 62-122275 303.356us1

2/9/1
DIALOG(R)File 347:JAPIO
(c) 2000 JPO & JAPIO. All rts. reserv.
02205375 \*\*Image available\*\*

## MIS TYPE SEMICONDUCTOR DEVICE

PUB. NO.: 62 -122275 [JP 62122275 A]

PUBLISHED: June 03, 1987 (19870603)

INVENTOR(s): YAMAMOTO HIDEKAZU

ASAI SOTOHISA IWADE SHUHEI YUYA NAOKI

APPLICANT(s): MITSUBISHI ELECTRIC CORP [000601] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 60-262749 [JP 85262749]

FILED: November 22, 1985 (19851122)
INTL CLASS: [4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097

(BLECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS);
R098 (ELECTRONIC MATERIALS -- Charge Transfer Elements, CCD &

BBD)

JOURNAL: Section: E, Section No. 554, Vol. 11, No. 341, Pg. 141,

November 07, 1987 (19871107)

## ABSTRACT

PURPOSE: To eliminate the effect of an interface level and to obtain a highly reliable semiconductor device, by changing the composition of amorphous semiconductors, and providing the minimum value of a forbidden band at a part inner than the interface between an insulating film and the semiconductor.

CONSTITUTION: On an insulating substrate 5, a gate electrode 6 is formed. A gate insulating film 1, amorphous semiconductors, e.g., amorphous silicon carbide layers 2 and 4, and an amorphous silicon layer 3 are formed in the same film growing tank. Thereafter, source and drain electrodes 7 and 8 are formed. By forming the amorphous semiconductors having the different forbidden bands at the interface between the insulating film and the semiconductors, a potential well is formed. Since carrier charge is present in this well, the effect of the interface level is not received. In the MIS type FET having such a structure, a current path is formed as shown by an arrow, and the effect of the interface level is not exerted, too.

## 爾日本園特許庁(JP)

## ⑩神許出願公開

## 母公開特許公報(A)

昭62-122275

@Int,CI,1

J

識別記号

厅内整理香号

❷公開 昭和62年(1987)6月3日

H 01 L 29/78 27/12 8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

Ø発明の名称 MIS型半導体装置

到特 票 昭60-262749

**20出 競 昭60(1985)11月22日** 

砂発 明 者 山 本 秀 和 伊丹市環原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内

砂発 明 者 浅 井 外 壽 伊丹市瑞原4丁目1番地 三**距電機株式会社エル・エス・**アイ研究所内

母弟 明 者 岩 出 秀 平 伊丹市瑞原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内

砂発 明 者 油 谷 直 数 伊丹市場原4丁目1番地 三菱電機株式会社エル・エス・ アイ研究所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 増雄 外2名

#### 羽 和 10

#### 1. 類明の名称

MIS型半導体整體

## 2. 修許請求の領匯

- (1) 非晶型半導体とゲート地級膜とゲート増極 からなるMIS型半導体装置において、簡配非晶 気半導体の組成を変化させ地級膜ー半導体界面と り内面に原属性報の最小値をもたせたことを特徴 とするMIS型半導体装置。
- (2) 非晶質半導体が3階からなり、中央階の類 製術語が延小であることを特徴とする特許額求の 鉱図訊(1)項記録のMIS原準導体装置。
- 3. 発明の詳細な説明

## 〔避常との利用分野〕

との処明は、既体強性累子のスイッテング素子や、液晶ディスプレイの駆励素子に用いられる非命質半導体を用いたMIS型半導体装置に関するものである。

## (従来の資源)

第3回はエレチトロニクス レーラス(Electronies Letters)

vo). : B (19 B 2) P 5 9 9 に示された世米の非品質半等体を用いたM I S型や E T の断面限であり、固において、1 はゲート地構鉄、3 は非品質シリコン、5 は船線帯板、6 はティネルを創動するゲート電極、7、8 は電流を取り出すソース、ドレイン電極である。

次に動作について影明する。ドレイン関係目か ら、ソース階級アに連する機能過略を矢印で示し である。電流は非異型シリコン3中を一度総方向 に通り、ゲート機能試りの界面に選する。その後、 電流は絶縁被一半導体の界面に形成されたチャネ ルを通りソース部に建し、再び被方向に流れ、ソ ース電極アより外帯に取り出される。

## { 発明が解決しようとする両週点】

世頃のMIS型半導体装置は以上のように構成され、動作しているので、界面単位の影響を強く 受け、ドレイン電磁が長時間にわたり無少型のド リットを示す等の開路点があった。

との発用は、上記のような問題点を解消するためになされたもので、チャメル機域を拍揮原一半

## 特開昭62-122275 (2)

終体界面から遠ざけ、界面単位の単値をなくする とができる非晶質半導体を用いたMIS型半導体 装置を得るととを目的とする。

### 【問題点を解決するための手段】

この発明に係る非素質半導体を用いたMIS型 半導体装置は、非異質半導体の組成を変化させ、 拍機能一半導体が耐より内部に凝倒性幅の最小値 をもたせたものである。

#### (作用)

との発明においては、非属質半進化の類別帯線の変化により、絶疑膜ー半導体評価から離れたところにポテンシャルの井戸が形成される。キャリア地域は、この部分に存在するため、弾頭単位の影響を受けないようにする。

#### (安経例)

第1周はその発明の一英族例である非晶質半導体を用いたMIS型ドミアの転面型であり、第2 図はその発明における特徴的なパンド数である。

別1 図において、1 はゲート絶縁数、2 , 4 は 非然質半導体、例えば非晶質炭化シリコンであり、

3は非品質シリコンである。 総報調板5上にゲート電振6を形成し、ゲート総線膜1、非品質半導体すなわら非品質炭化シリコン2、4 および非品質シリコン3を買っの成機物内で採摘した後、ソース、ドレイン銀振7、8を形成する。

第2回に示したように、 総様酸ー半導体界面に 類似俳優の異ななアモルファス半導体を形成する ことにより、ポテンシャルの非戸が形成される。 するとキャリア電視は、この井戸に存在するため、 界面単位の影響を受けないようになる。

とのような構造をもつは I S 起下 E T においては、電流通路は高 1 暦の矢印のでとく なり、やはり界 西郷位の影響を受けないようになる。なお、第 2 関で、B L は伝導性、E L は低電子性、R L L フェルミレベルを示す。

なお、上記実施例では、非品質半等体として非 品質技化シリコンおよび非晶質シリコンを用いた ものを示したが、値側搭幅の大きな半導体に非品 質量化レリコン、解例搭幅の小さな半導体に非品 質シリコンゲルマニウム、非品質シリコンスズを

用いてもよい。さらに装備者幅の変化は、象層的なものではなく、逆域的なものでもよい。

また上記更換例ではゲート電極のとリースを経 7、ドレイン電腦のが結構競ー半導体界面をはさ ひえりが電極構造のMIS型ドETの場合につい で説明したが、ゲート電腦のとリース電腦7、ド レイン電腦のが、間じ個にあるコプレー子電極構 却のMIS型ドETやCCD等の他のMIS型半 等体装置であってもよく、上記実施例と関格の効果を美する。

#### [ 碧朝の効果]

この類明は以上説明したとおり、 M 【 S 構造 空 が制形幅の異なる非高質半導体で珍皮し類明帯幅 の最小値が聴程膜ー半導体界面より内部にもたせ たので、界磁準位の影響をなくすととができ、信 現性の育い半導体装置が得られる効果がある。

### 4.図面の簡単な説明

第1回はくの発明の一気板側によるMIS型を らてを示す場面図、第2回はその発明における特 級的なパンド型、第3回は従来のプモルファス半 準体所IS型でETを示す前面関である。


図において、1 はゲート始級膜、2,4 は景間 桁線の大きな非晶質半導体、3 は景間併幅の小さ な卵晶質シリコンである。


なお、各図中の両一符号は同一または相当部分 を示す。

代理人 大 岩 增 唯 (外 8 名)

# 特開昭62-122275 (B)

# 第 2 図





正 青(日孫) 61 7 年 月 昭和

特許庁長官職

蓝

1. 単件の表示

特額昭 80-282748サ

2. 発明の名称

MIS源水放伊茶路

3、補正をする者

神許出領人 事件との関係

住 所

東京都千代田区丸の内二丁目 2 番 3 号

(601)三菱穹径株式会社

代查者 龙 岐 守 战

4.代 现


住 所

東京部千代田区九の内二丁目2番3号

三菱電優株式会社內

(7375) #理士 大 岩 增 雄 (金粉至(3213) 34214所3) 氏 名





5 . 稲正の対象

明越書の処明の詳細な説明の題

- 8. 瀬芷の内容
- (i) 明和 第1点20行の「レータズ」を、「 レターズ」と無正する。
- (2) 同じく部2銭10行の「ゲート絶縁級」の 外面」を、「ゲート絶縁級」との非面」と概正す ス
- (3) 同じく扱う買14行の「受けないようにする。」を、「受けないようになる。」と補正する。
- (4) 同じく部ち取り4行の「扇少値が」を、「 最少値を」と特正する。

₩ Ł